abstraktná syntéza logického obvodu
Text hesla
abstraktná syntéza logického obvodu — inform. proces získavania formálneho opisu správania navrhovaného logického obvodu (napr. vo forme boolovských funkcií, automatu, VHDL ap.) zo slovného opisu správania v prirodzenom jazyku.